Bus merupakan lintasan komunikasi yang menghubungkan dua atau lebih perangkat. Karakteristik penting sebuah bus adalah bahwa bus merupakan media transmisi yang dapat digunakan bersama. Sejumlah perangkat yang terhubung ke bus, dan signal yang ditransmisikan oleh salah satu perangkat ini dapat diterima oleh salah satu perangkat yang terhubung ke bus. Bila dua buah perangkat melakukan transmisi dalam waktu yang bersamaan, maka signal-signalnya akan bertumpang tindih dan menjadi rusak. Dengan demikian, hanya sebuah perangkat saja yang akan berhasil melakukan transmisi pada suatu saat tertentu.
Umumnya, sebuah bus terdiri dari sejumlah lintasan komunikasi, atau saluran. Masing-masing saluran dapat mentransmisikan singnal yang menunjukkan biner 1 dan biner 0. Serangkaian digit biner dapt ditransmisikan melalui saluran tunggal. Dengan mengumpulkannya, beberapa saluran dari sebuah bus dapat digunakan mentransmisikan digit biner secara bersamaan (secara paralel). Misalnya, sebuah satuan data 8-bit dapat ditransmisikan melalui bus delapan saluran.
Sistem komputer terdiri dari sejumlah bus yang berlainan yang menyediakan jalan antara dua buah komponen pada bermacam-macam tingkatan hirarki sistem komputer. Sebuah bus yang menghubungkan komponen-komponen utama komputer (CPU, memori, I/O) disebut bus sistem. Struktur interkoneksi komputer yang umum ditemukan didasarkan pada penggunaan satu bus sistem atau lebih.
A. Struktur Bus
Biasanya sebuah bus sistem terdiri dari 50 hingga 100 saluran yang terpisah. Masing-masing saluran ditandai dengan arti dan fungsi khusus. Walaupun terdapat sejumlah rancangan bus yang berlainan, fungsi saluran bus dapat diklarifikasikan menjadi tiga kelompok (gambar 1.1): data, alamat, dan saluran kontrol. Selain itu, mungkin terdapat saluran distribusi daya yang memberikan kebutuhan daya bagi modul terhubung.
Control
Address
Data
Gambar 1.1. Pola Interkoneksi Bus
Saluran data memberikan lintasan bagi perpindahan data antara dua modul sistem. Saluran-saluran ini secara kolektif disebut bus data. Umumnya bus data terdiri dari 8, 16, 32 saluran, jumlah saluran dikaitkan denga lebar bus data. Karena pada suatu saat tertentu masing-masing saluran hanya dapat membawa 1 bit, maka jumlah saluran menentukan jumlah bit yang dapat dipindahkan pada suatu saat. Lebar bus data merupakan faktor penting dalam menentukan kinerja sistem secara keseluruhan. Misalnya, bila bus data lebarnya 8 bit, dan setiap instruksi panjangnya 16 bit, maka CPU harus dua kali mengakses modul memori dalam setiap siklus instruksinya.
Saluran alamat digunakan untuk menandakan sumber atau tujuan data pada bus data. Misalnya, bila CPU akan membaca sebuah word (8, 16, atau 32 bit) data dari memori, maka CPU akan menaruh alamat word yang dimaksud pada saluran alamat. Jeas, lebar bus alamat menentukan kapasitas memori maksimum sistem. Selain itu, umumnya saluran alamat menetukan kapasitas memori maksimum sistem. Selain itu, umumnya saluran alamat juga dipakai untuk mengalamati port-port I/O. Biasanya, bit-bit berorde lebih tinggi dipakai untuk memilih lokasi memori atau port I/O pada modul. Misalnya pada bus 8 bit, alamat 01111111 dan dibawanya dapat mereferensi lokasi-lokasi di dalam modul memori (modul 0) dengan 128 word memori, dan alamat 10000000 dan diatasnya berkaitan dengan perangkat-perangkat yang terhubung ke sebuah modul I/O (modul 1).
Saluran kontrol digunakan untuk mengontrol akses ke saluran alamat dan penggunaan data dan saluran alamat. Karena data dan saluran alamat dipakai bersama oleh saluran komponen, maka harus ada alat untuk mengontrol penggunaannya. Signal-signal kontrol melakukan transmisi baik perintah maupun informasi pewaktuan diantara modul-modul sistem. Signal-signal pewaktuan menunjukkan validasi data dan informasi alamat. Signal-signal perintah menspesifikasikan operasi-operasi yang akan dibentuk. Umumnya, salran kontrol meliputi :
1. Memori Write menyebabkan data pada bus akan dituliskan ke dalam lokasi alamat
2. Memori Read menyebabkan data dari lokasi alamat ditempatkan pada bus
3. I/O Write menyebabkan data pada bus di-output-kan ke port I/O yang beralamat
4. I/O Read menyebabkan data dari port I/O yang beralamat ditempatkan pada bus
5. Transfer ACK menunjukan bahwa data telah diterima dari bus atau telah ditempatkan di bus
6. Bus Request menunjukkan bahwa modul memerlukan kontrol bus
7. BusGrant menunjukkan bahwa modul yang melakukan request telah diberikan hak mengontrol bus
8. Interrupt Request menandakan bahwa sebuah interrupt ditangguhkan
9. Interrupt ACK memberitahukan bahwa interrupt yang ditangguhkan telah diketahui
10. Clock digunakan untuk mensinkronkan operasi-operasi
11. Reset menginisialisasi seluruh modul
Operasi bus adalah sebagai berikut. Bila sebuah modul akan mengirimkan data ke modul lainnya, maka modul itu harus melakukan dua hal : (1) memperoleh penggunaan bus, dan (2) memindahkan data melalui bus. Bila sebuah modul akan meminta data dari modul lainnya, maka modul itu harus (1) memperoleh penggunaan bus, dan (2) memindahkan sebuah request ke modul lainnya melalui saluran kontrol dan saluran alamat yang sesuai. Kemudian modul harus menunggu modul kedua untuk mengirimkan data.
Secara fisik, sebenarnya bus sistem merupakan sejumlah konduktor listrik paralel. Konduktor-konduktor ini berupa kawat logam yang berakhir pada kartu atau papan (printed circuit board – PCB). Bus melintasi seluruh komponen sistem, yang masing-masingnya disambungkan ke beberapa atau semua saluran bus. Tatanan secara fisik yang umum digunakan terdiri dari dua buah kolom konduktor vertikal. Pada interval sepanjang kolom, terdapat titik penghubung dalam bentuk slot-slot yang menjulur keluar secara horisontal untuk mendukung printed circuit board. Setiap komponen utama sistem berisi sebuah board atau lebih dan disisipkan ke dalam bus pada slot-slot tersebut. Tatanan keseluruhan ditempatkan di dalam sebuah chasis.
Tatanan ini sangat mudah. Sistem komputer yang kecil dapat memakainya dan kemudian dapat dikembangkan lagi (memori yang lebih besar, dan I/O yang lebih banyak) dengan menambahkan board lebih banyak. Bila komponen lainnya pada board mengalami kegagalan, maka board itu dengan mudah dapat dikeluarkan dan diganti.
B. Hirarki Multiple Bus
Bila perangkat yang berjumlah sangat banyak dihubungkan ke bus, maka akan terjadi penurunan kinerja. Terdapat dua sebab utama :
1. Secara umum, semakin banyak perangkat yang dihubungkan ke bus, semakin besar delay propagasinya. Delay ini menentukan waktu yang diperlukan perangkat untuk mengkoordinasi penggunaan bus. Pada saat kontrol bus sering melintasi satu perangkat ke perangkat lainnya, delay propagasi ini akan sangat mempengaruhi kinerja.
2. Bus akan menjadi penyumbat dengan semakin besarnya perpindahan data yang hampir mendekati kapisitas bus. Sampai tingkat tertentu, masalah ini dapat diatasi dengan memakai bus-bus yang lebih lebar (misalnya, meningkatkan bus data dari 32 menjadi 64 bit). Namun karena kelajuan data disebabkan oleh perangkat-perangkat terhubung (misalnya, pengontrol grafis dan video, interface jaringan) berkembang dengan cepat, maka dalam perlombaan ini besar kemungkinan bus tunggal akan menderita kekalahan.
Dengan demikian, sebagian sistem komputer menikmati manfaat bus jamak, yang sebagaian besar berbentuk hirarkikal.. Terdapat bus lokal yang menghubungkan proseseor dengan cache memori dan bus lokal dapat mendukung sebuah perangkat lokal atau lebih. Pengontrol cache memory tidak hanya menghubungkan chace dengan bus lokal itu saja, namun juga dengan bus sistem yang terhubung dengan seluruh modul memori utama. Manfaat struktur cache memori melindungi prosesor dari keharusan seringnya mengakses memori utama, sehingga memori utama dapat dipindahkan dari bus lokal ke bus sistem. Dengan cara ini, transfer I/O ke memori utama dan transfer dari memori utama yang melintasi bus sistem tidak mengganggu aktivitas prosesor.
Sangat mungkin untuk menghubungkan pengontrol I/O secara langsung dengan bus sistem. Penyelesaian yang lebih efisien untuk masalah ini adalah dengan memanfaatkan satu bus ekspansi atau lebih. Interface bus ekspansi mem-buffer-kan transfer data antara bus sistem dengan pengontrol I/O pada bus ekspansi. Pengaturan seperti ini memungkinkan sistem mendukung bermacam-macam perangkat I/O dan sekaligus melindungi lalulintas dari memori ke prosesor dari lalulintas I/O.
Koneksi jaringan meliputi local area network (LAN) seperti misalnya Ethernet 10-Mbps dan koneksi ke wide area network (WAN) seperti misalnya jaringan packet-switching SCSI (Small Computer system Interface) sendiri merupakan jenis bus yang dapat digunakan untuk mendukung disk drive lokal dan peripheral lainnya. Sebuah port dapat dipakai untuk mendukung sebuah printer atau scanner.
Arsitektur bus tradisional cukup efisien, namun mulai mengalami penurunan dengan semakin tingginya kinerja pada perangkat I/O. Untuk menjawab meningkatnya kebutuhan seperti ini, penyelesaian yang telah diambil oleh industri adalah dengan membuat bus berkecepatan tinggi yang sangat terintegrasi dengan sistem, yang hanya memerlukan bridge antar bus prosesor dengan bus berkecepatan tinggi. Pengaturan ini sering kali dikenal sebagai arsitektur mezzanine.
Local Bus
Sistem Bus
High Speed Bus
Expansion Bus
Gambar 1.2. Arsitektur Berkinerja Tinggi
Gambar 1.2 menggambarkan realisasi pendekatan ini. Di sini terdapat bus lokal yang menghubungkan prosesor dengan pengontrol cache, yang pada gilirannya akan dihubungkan dengan bus sistem yang mendukung memori utama. Pengontrolan cache terintegrasi dengan sebuah bridge, atau perangkat buffering, yang terhubung dengan bus berkecepatan tinggi. Bus ini mendukung koneksi dengan LAN berkecepatan tinggi, seperti Fiber Distributed Data Interface (FDDI) yang berkecepatan 100 Mbps, pengontrol workststion video dan grafis, dan juga pengontrol interface untuk bus-bus peripheral lokal, misal SCSI dan P1394. P1394 adalah bus berkecepatan tinggi yang dirancang khusus untuk mendukung perangkat I/O berkapasitas tinggi. Perangkat-perangkat lebih rendah masih dapat didukung oleh bus ekspansi, dengan lalulintas buffering interface antara bus ekspansi dengan bus kecepatan tinggi.
Keuntungan penganturan seperti di atas adalah bahwa bus berkecepatan tinggi menyebabkan perangkat yang berkapasitas besar menjadi lebih terintegrasi dengan prosesor dan sekaligus tidak tergantung lagi terhadap prosesor. Jadi perbedaan definisi-definisi pada prosesor dan bus berkecepatan tinggi dan saluran signal dapat ditolelir. Perubahan pada arsitektur prosesor tidak mempengaruhi bus berkecepatan tinggi, demikian pula sebaliknya.
C. Elemen-elemen Rancangan Bus
Walaupun terdapat bermacam-macam perbedaan implementasi bus, hanya terdapat sedikit parameter dasar atau elemen rancangan yang dapat dipakai untuk mengklasifikasikan dan membedakan bus. Berikut ini elemen-elemen penting tersebut
Jenis Bus
Saluran bus dapat dipisahkan menjadi dua tipe umum yaitu dedicated dan multiplexed. Suatu salauran bus dedicated secara permanen diberi sebuah fungsi atau suset fisik komponen-komponen komputer.
Sebagai contoh dedikasi fungsi adalah penggunaan alamat dedicated terpisah dan saluran data, yang merupakan suatu hal yang umum bagi bus. Namun, hal ini bukanlah hal yang penting. Misalnya, alamat dan informasi data dapat ditransmisikan melalui sejumlah saluran yang sama dengan menggunakan saluran Address Valid Control. Pada awal pemindahan data, alamat ditempatkan pada bus dan Address Valid Control diaktifkan. Pada saat ini, setiap modul memiliki periode waktu tertentu untuk menyalin alamat dan menentukan apakah alamat tersebut merupakan modul beralamat. Kemudian alamat dihapus dari bus, dan koneksi bus yang sama digunakan untuk transfer data pembacaan atau penulisan berikutnya. Metode penggunaan saluran yang sama untuk berbagai keperluan ini dikenal sebagai time multiplexing.
Keuntungan time multiplexing adalah hanya memerlukan saluran yang lebih sedikit, yang menghemat ruang dan biaya. Kerugiannya adalah diperlukan rangkaian yang lebih komplek di dalam setiap modul. Terdapat juga penurunan kinerja yang cukup besar karena event-event tertentu yang menggunakan saluran secara bersama-sama tidak dapat berfungsi secara paralel.
Dedikasi fisik berkaitan dengan penggunaan multiple bus, yang masing-masing bus itu terhubung dengan hanya sebuah subset modul. Contoh yang umum adalah penggunaan bus I/O untuk menginterkoneksi seluruh modul I/O, kemudian bus ini dihubungkan dengan bus utama melalui sejenis modul adapter I/O. Keuntungan yang utama dari dedikasi fisik adalah throughput yang tinggi, karena hanya terjadi kemacetan lalulintas data yang kecil. Kerugiannya adalah meningkatnya ukuran dan biaya sistem.
Metode Arbitrasi
Di dalam semua sistem kecuali sistem yang paling sederhana, lebih dari stau modul diperlukan untuk mengontrol bus. Misalnya, sebuah I/O mungkin diperlukan untuk membaca atau menulis secara langsung ke memori, dengan tanpa mengirim data ke CPU. Karena pada satu saat hanya sebuah unit yang berhasil mentransmisikan data melalui bus, maka diperlukan beberapa metode arbitrasi. Bermacam-macam metode secara garis besarnya dapat digolongkan sebagai metode tersentralisasi dan metode terdistribusi. Pada metode tersentralisasi, sebuah perangkat hardware, yang dikenal sebagai pengontrol bus atau arbitrer, bertanggungjawab atas alokasi waktu pada bus. Mungkin perangkat berbentuk modul atau bagian CPU yang terpisah. Pada metode terdistribusi, tidak terdapat pengontrolan sentral. Melainkan, setiap modul terdiri dari acces control logic dan modul-modul bekerja sama untuk memakai bus bersama-sama. Pada kedua metode arbitrasi, tujuannya adalah untuk menugaskan sebuah perangkat, baik CPU atau modul I/O, bertindak sebagai master. Kemudian master dapat memulai transfer data (misalnya, membaca atau menulis) dengan menggunakan perangkat-perangkat lainnya, yang bekerja sebagai slave bagi pertukaran adata yang khusus ini. Kita akan melihat kedua metode arbitrasi ini kemudian di dalam bagian ini.
Timing
Timing berkaitan dengan cara terjadinya event dikoordinasikan pada bus. Dengan timing yang syncronous, terjadinya event pada bus ditentukan oleh sebuah pewaktu (clock). Bus meliputi sebuah saluran, waktu tempat pewaktu mentransmisikan rangkaian bilangan 1 dan 0 dalam durasi yang sama. Sebuah transmisi 1 dan 0 dikenal sebagi siklus waktu atau siklus bus dan menentukan besarnya slot waktu. Semua perangkat lainnya pada bus dapat membaca saluran waktu, dan semua event dimulai pada awal siklus. Signal-signal bus lainnya dapat berubah pada ujung muka signal waktu. Di dalam contoh sederhana ini, CPU mengeluarkan signal baca dan menempatkan alamat memori pada bus alamat. CPU juga mengeluarkan signal awal untuk menandai keberadaan alamat dan informasi kontrol pada bus. Modul memori mengetahui alamat itu, dan setelah delay 1 siklus, menempatkan data dan signal balasan pada bus.
Dengan timing asinkron, terjadinya sebuah event pada bus mengikuti dan tergantung pada event sebelumnya. CPU menempatkan alamat dan membaca signal pada bus. Setelah berhenti untu memberi kesempatan signal ini menjadi stabil, CPU mengeluarkan signal MSYN (master syn), yang menandakan keberadaan alamat yang valid dan signal kontrol. Modul memori memberikan respons dengan data dan signal SSYN(slave syn), yang menunjukkan respons.
Timing sinkron lebih mudah untuk diimplementasikan dan ditest. Namun timing ini kurang fleksibel dibandingkan dengan timing asinkron. Karena semua perangkat pada bus sinkron terkait denga kelajuan pewaktu yang tetap, maka sistem tidak dapat memanfaatkan peningkatan kinerja. Dengan menggunakan timing sinkron, campuran antara perangkat yang lamban dan cepat, baik dengan menggunakan teknologi lama maupun baru, dapat menggunakan bus secara bersama-sama. Kita akan membahas contoh timing sinkron dan asinkron.
Lebar Bus
Kita telah menyinggung konsep lebar bus. Lebar bus data dapat mempengaruhi kinerja sistem, semakin lebar bus data, semakin besar bit yang dapat ditransferkan pada suatu saat. Lebar bus alamat mempunyai pengaruh pada kapasitas sistem, semakin lebar bus alamat, semakin besar range lokasi yang dapat direferensi.
Jenis Transfer Data
Suatu bus mendukung bermacam-macam transfer data. Semua bus mendukung transfer baca (master ke slave) dan tulis (slave ke master). Pada multiplexed address/data bus, pertama-tama bus digunakan untuk menspesifikasikan alamat dan kemudian untuk melakukan transfer data. Untuk operasi baca, biasanya terdapat waktu tunggu pada saat data sedang diambil dari slave untuk ditaruh pada bus. Baik bagi operasi baca maupun tulis, mungkin juga terdapat delay bila hal itu diperlukan untuk melalui arbitrasi agar mendapatkan kontrol bus untuk sisa operasi (yaitu, mengambil alih bus untuk melakukan request baca atau tulis, kemudian mengambil alih lagi bus untuk membentuk operasi baca atau tulis).
Pada alamat dedicated dan bus-bus data, alamat ditaruh pada bus alamat dan tetap berada di sana selama data tersimpan pada bus-bus data. Bagi operasi tulis, master menaruh data pada bus data begitu alamat telah stabil dan slave telah mempunyai kesempatan untuk mengetahui alamatnya. Bagi operasi baca, slave menaruh data pada bus data begitu slave mengetahui alamatnya dan telah mengambil data.
Terdapat pula beberapa kombinasi operasi yang diijinkan oleh sebagian bus. Suatu operasi baca-modifikasi-tulis merupakan sebuah operasi baca yang diikuti oleh operasi tulis ke alamat yang sama. Alamat hanya di-broadcast satu kali saja pada awal operasi. Biasanya urutan operasi secara keseluruhan tidak dapat dibagi-bagi untuk menjaga setiap akses ke elemen data oleh master-master bus lainnya. Tujuan utama dari kemampuan ini adalah untuk melindungi sumber sumber daya memori yang dapat dipakai bersama-sama di dalam sistem multiprogramming.
Operasi read-after-write merupakan operasi yang tidak dapat dibagi-bagi yang berisi operasi tulis yang diikuti oleh operasi baca dari alamat yang sama. Operasi baca dibentuk untuk tujuan pemerikasaan.
Sebagian sistem bus juga mendukung transfer data blok. Dalam hal ini, sebuah siklus alamat diikuti oleh n siklus data. Butir data pertama ditransfer ke alamat tertentu atau ditransfer dari alamat tertentu, butir-butir data lainnya ditransfer ke alamat-alamat berikutnya atau tarnsfer dai alamat-alamat berikutnya.
D. Peripheral Component Interconnect (PCI)
Peripheral Component Interconnect (PCI) merupakan bus yang tidak tergantung proseser dan berbandwidth tinggi yang dapat berfungsi sebagai bus mezzanine atau bus peripheral. Dibandingkan dengan spesifikasi bus lainnya, PCI memberikan sistem yang lebih baik bagi subsistem I/O berkecepatan tinggi (misalnya, grapicdisplay adapter, network interface controller, disk controller, dll).
Intel menerapkan PCI pada tahun 1990 untuk sistem berbasis Pentium. Segera intel menerbitkan semua patent bagi domain publik dan mempromosikan pembuatan himpunan industri, PCI SIG, untuk pembuatan lebih lanjut dan pemeliharaan kompatibilitas spesifikasi PCI. Hasilnya adalah bahwa PCI secara luas diterima dan penggunaannya pada komputer pribadi, workststion, dan sistem server terus meningkat. PCI dirancang untuk mendukung bermacam-macam konfigurasi berbasis microprosesor, baik sistem microprosesor tunggal maupun banyak. Karena itu, PCI memberikan sejumlah fungsi untuk kebutuhan umum. Sebagai contoh, bus PCI adalah interface antara chipset dengan slot PCI (gambar 1.3)
Gambar 1.3 Interface anatar chipset dengan slot PCI
Berikut ini list tabel memmori CPU dan kecepatan bus CPU/Host.
Processor Memory Bus CPU/Host Bus
Intel Celeron/366 66 or 100MHz (*) 66MHz
Intel Celeron/400 66 or 100MHz (*) 66MHz
Intel Celeron/433 66 or 100MHz (*) 66MHz
Intel Celeron/466 66 or 100MHz (*) 66MHz
Intel Celeron/500 66 or 100MHz (*) 66MHz
Intel Celeron/533 66 or 100MHz (*) 66MHz
Intel Pentium II/350 100MHz or higher (**) 100MHz
Intel Pentium II/400 100MHz or higher (**) 100MHz
Intel Pentium III/450 100MHz or higher (**) 100MHz
Intel Pentium III/500 100MHz or higher (**) 100MHz
Intel Pentium III/550 100MHz or higher (**) 100MHz
Intel Pentium III/600 100MHz or higher (**) 100MHz
Intel Pentium III/650 100MHz or higher (**) 100MHz
Intel Pentium III/700 100MHz or higher (**) 100MHz
Intel Pentium III/750 100MHz or higher (**) 100MHz
Intel Pentium III/800 100MHz or higher (**) 100MHz
Intel Pentium III/850 100MHz or higher (**) 100MHz
Intel Pentium III/1,000 100MHz or higher (**) 100MHz
Intel Pentium III/533 100MHz or higher (**) 133MHz
Intel Pentium III/600EB 100MHz or higher (**) 133MHz
Intel Pentium III/667 100MHz or higher (**) 133MHz
Intel Pentium III/733 100MHz or higher (**) 133MHz
Intel Pentium III/800B 100MHz or higher (**) 133MHz
Intel Pentium III/866 100MHz or higher (**) 133MHz
Intel Pentium III/933 100MHz or higher (**) 133MHz
Intel Pentium III/1,000 100MHz or higher (**) 133MHz
(*) Bus memori 66MHz atau 100MHz tergantung pada chipset
(**) 300MHz, 356MHz, atau 400MHz memakai rambus memori PC600, PC700, atau PC800
Bus I/O Secara Fisik
Secara fisik, bus I/O terdiri dari stu atau lebih jalur pada PCB. Jalur-jalur ini digunakan sebagai :
• Jalur-jalur data, yang masing-masing jalur dapat memindahkan satu bit tiap saat
• Jalur-kalur alamat, yang menentukan dimana data-data harus dikirim
• Jalur-jalur lain untuk tik clock, tegangan, signal pemerikasa, dll
Berikut ini list tabel bus, tahun, lebar bus, kecepatn bus, dan transmisi maksimal
Bus Tahun Lebar
Bus Kecepatn Bus Transmisi Max
PC and XT
1980-82
8 bit
Sinkron dengan CPU:4.77-6 MHz
4-6 MBps
ISA (AT), Bus sederhana 1984 16 bit Sinkron:8-10 MHz 8 MBps
MCA, Tingkat lanjut, bus cerdas oleh IBM 1987 32 bit Asinkron:10.33 MHz 40 MBps
EISA, Bus untuk server 1987 32 bit Sinkron:max 8 MHz 32 MBps
VL, Bus kecepatan tinggi, digunakan untuk generasi 486 1993 32 bit Sinkron:33-50 MHz 100-160 MPps
PCI, Bus cerdas, bus kecepatan tinggi tingkat lanjut 1993 32 bit Asinkron:33 MHz 132 MBps
USB, Bus modern, sederhana, dan pintar 1997 ? Serial 1.2 MBps
FireWire, (IEEE1394) Bus I/O kecepatan tinggi untuk penyimpanan, video, dll 1999 ? Serial 80 MBps
Daftar Pustaka
Organisasi dan Arsitektur Komputer, William Stallings, Prenhallindo, Jakarta, 1998
Seri Technical Support, Team Training APJII dan PPAU-ME ITB, Bandung, 2000
http://www.premio.com/
Recent Posts
0 komentar:
Post a Comment